别被什么高级吓住了。这本书是Verilog的入门教材。
国内讲Verilog的书在我看来都是垃圾，都在讲语法。
然而，硬件编程语言与软件编程语言的不同远不在于语法，而在于编程思想。没有并行的概念，没有硬件电路的思路，按照以往串行思想编出来的代码，符合语法，仿真通过的代码，最后也只是垃圾。请原谅我这么绝对。不过，就我现在就经验来看，好像我还是对的。
所以，这本书的好处就是，它没有刻意去说语法，而是告诉你怎么编程，为何要这么编。从这个角度上说，VHDL和Verilog是一样的。语法不同只是一个门槛，门里面基本是一样的。